PAT-NO:

· JP403225721A

DOCUMENT-IDENTIFIER:

JP 03225721 A

TITLE:

FIELD ELECTRON EMISSION ELEMENT AND MANUFACTURE

THEREOF

PUBN-DATE:

October 4, 1991

INVENTOR-INFORMATION:

NAME

KOMATSU, HIROSHI

ASSIGNEE-INFORMATION:

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO:

JP02315472

APPL-DATE: November 20, 1990

INT-CL (IPC): H01J001/30, H01J009/02, H01J037/06

ABSTRACT:

PURPOSE: To improve the uniformity of electric characteristics by making an

insulating layer contain, as its material components, the material component of

a cathode electrode and an insulating impurity component which converts this

material component into an insulating material.

CONSTITUTION: Si<SB>3</SB>N<SB>4</SB> films are piled up at the position

where the cathode electrode is formed of an n-type Si single crystal substrate

1 to form a diffusional mask in a shape of truncated cone with a diameter of

5000Å by photoetching. Next, oxygen is diffused in a portion without the

mask 6 by the thermal oxidation method to form an SiO<SB>2</SB> insulating

layer 3, and the portion of Si remains because oxygen does not invade into the

lower portion of the mask 6, so that the portion becomes a cathode electrode 2;

when steam oxidation is made, the portion of the electrode 2 conically projects. Then, a gate electrode layer 4' of Mo is formed on the insulating

layer 3 by the sputtering technique and the mask 6 is removed by the dry etching method, etc., to make a gate electrode opening 4a. Moreover, the insulating layer 3 is opened to expose a cathode electrode with an HF buffer liquid. As a result, the shortest distance between the cathode electrode 2 and the gate electrode 4 is approximately 2700Å and also their mutual dispersion is lessened.

COPYRIGHT: (C) 1991, JPO&Japio

19日本国特許庁(JP)

① 特許出願公開

平3-225721 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5

@発 明 者

⑪出 願 人

識別記号 庁内整理番号 ❸公開 平成3年(1991)10月4日

H 01 J 1/30 9/02 // H 01 J 37/06 A B Z 6722-5C 6722-5C 9069-5C

審査請求 未請求 請求項の数 4 (全16頁)

60発明の名称 電界電子放出素子およびその製造方法

> ②特 願 平2-315472

22出 願 平2(1990)11月20日

劉平 1 (1989)12月18日 ❸日本(JP) 動特願 平1-327621 優先権主張

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式 博 志

会社内

セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

小 松

弁理士 鈴木 喜三郎 個代 理 人 外1名

阴

1. 発明の名称

電界電子放出素子およびその製造方法

2. 特許請求の範囲

平面基板と、該平面基板の表面に設けた 突起形状のカソード電極と、前記平面基板の表面 に設けた絶縁層であって前記カソード電極の近傍 で開口された絶縁層と、該絶縁層の表面に設けた。 ゲート電極であって前記カソード電極の近傍で開 口されたゲート電極とを有する電界電子放出素子 において、前記絶縁層はその材料成分に前記カソ ード電極の材料成分と、 前記カソード電極の材料 成分を絶縁性材料に変換する絶縁性不純物成分と を少なくも含有する絶縁層であることを特徴とす る電界電子放出索子。

(2) 平面基板表面のカソード電極形成位置に 拡散マスクを形成する第一工程と、前記平面基板

表面に絶縁性不純物を拡散し絶縁層およびカソー ド電板を形成する第二工程と、前記絶縁層の表面 にゲート電極層を形成する第三工程と、 前記カソ ード電極位置に自己整合して前記ゲート電極層を 閉口しゲート電極を形成する第四工程と、 前記カ ソード電極近傍の絶縁層を開口する第五工程と、 を少なくも含むことを特徴とする電界電子放出素 子の製造方法。

- 前記第一工程は逆テーバ形状もしくは庇 (3) 形状を有する拡散マスクを形成する工程であって、 かつ、前記第三工程は方向性粒子堆積法にてゲー ト電極層を形成する工程であって、 かつ、 前記第 四工程は前記拡散マスクを除去し前記ゲート電極 層を閉口する工程であることを特徴とする請求項 4 に記載の電界電子放出索子の製造方法。
- 前記カソード電極の表面をドライエッチ (4) ングする第六工程を含むことを特徴とする請求項 . 4 乃至 5 に記載の電界電子放出素子の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は発光型表示装置、 光ブリンタへッド、 多極電子装置、 X 線発生装置などに利用される電子源のうち、 電界効果により電子放出される電界電子放出素子の構造およびその製造方法に関する。

[従来の技術]

従来の電界電子放出素子およびその製造方法は、 スピント (C.A.Spindt) らがジャーナル・オブ・ アプライド・フィジックス (J.A.P.)、 vol. 4 7、 No. 1 2 (1976) に発表したものが知られている。

第3図は従来のスピント型電界電子放出素子の概略断面図である。この電界電子放出素子は低抵抗のシリコン(Si)基板301の表面に積層された絶縁層303とゲート電極304と、これらのもつ関口の内部でSi基板301の表面に形成される。絶縁層303およびゲート電極304の膜厚はそれぞれ1.5μmおよび0.4μmであり、

① 面積の大きな平面基板の全面にカソード電極を平面基板の全面におば蒸着にはは蒸着にいるまる中面基板の対象を見たといる。 このため 知知の中心付近と周辺付近なる。 このため、 面は板の中心が発角度が異なる。 こる板面との形理をある。 こる板面との形理をある。 こる板面というでは、 ののののでは、 のののののでは、 のののののでは、 のののののののでは、 ののののののでは、 ののののでは、 のののののでは、 のののののでは、 ののののでは、 のののののでは、 のののののでは、 のののののでは、 ののののののでは、 のののののでは、 ののののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののでは、 のので

② また、カソード電極を形成する工程のなかで、Moのスパッタ工程後に行われる電解エッチング 工程において、 不要な Moと同時にカソード電極 がエッチングされてしまい、 このため、 カソード 電極の形状維持が難しく、 その製造歩留りの低下 を招いていた。

そこで本発明は前述した従来技術の問題点を克服するためのもので、 その目的とするところは、大面積の平面基板においても均一に歩留り高くカソード電極を形成できる電界電子放出索子および その製造方法を提供するところにある。 ゲート電極3 0 4 の関口径は1. 5 μm、 カソー ド電極3 0 2 の高さは約1. 9 μm である。

[発明が解決しようとする課題]

しかし、 前述 した 従来技術の電界電子放出素子 およびその製造方法には以下に列記するいくつか の問題点があった。 すなわち、

[課題を解決するための手段]

本発明の電界電子放出素子は、

本発明の電界電子放出素子の製造方法は、

平面基板表面のカソード電極形成位置に拡散マスクを形成する第一工程と、 前記平面基板表面に 総縁性不純物を拡散し絶縁層およびカソード電極を形成する第二工程と、 前記カソード電極層を形成する第三工程と、 前記カソード電極層を開口し ゲート電極を形成する第四工程と、 前記カソード

電極近傍の絶縁層を開口する第五工程と、 を少な くも含むことを特徴とし、

また、前記第一工程は逆テーパ形状もしくは庇形状を有する拡散マスクを形成する工程であって、かつ、前記第三工程は方向性粒子堆積法にてゲート電極層を形成する工程であって、かつ、前記第四工程は前記拡散マスクを除去し前記ゲート電極層を開口する工程であることを特徴とし、

さらに、前記カソード電極の表面をドライエッチングする第六工程を含むことを特徴とする。

[実施例]

本発明の電界電子放出素子およびその製造方法を実施例に基づきさらに詳述する。

< 実施例1 >

本実施例ではSi単結晶基板の熱酸化法によってつくられる電界電子放出素子とその製造方法について述べる。

まず電界電子放出素子の構造について説明する。

 厚は50000人、
 位置
 1000人、
 1000人、

つぎに、この電界電子放出索子の製造方法について説明する。 第2図(a)乃至(e)は製造方法の各主要工程終了後における平面基板の概略断面図である。

まず第一工程では厚さ700μm、 6インチャ

第1図(a)および(b)は本皮施例の電界電子 放出素子の概略平面図およびA-A、線に沿った 概略断面図である。この電界電子放出素子はSi 単結晶基板よりなる平面基板1と、平面基板1の 表面に形成された突起形状のカソード電極2と、 カソード電極2の近傍で閉口され平面基板1の表 面に形成された絶縁層3と、カソード電極2の近 傍で開口され絶縁層3の表面に形成されたゲート 電極4より構成される。平面基板1はn型伝導体 でキャリア復度が1×10¹⁸cm⁻⁸の(100) 面を有するSi単結晶基板である。 カソード電極 2 は平面基板1と一体化した同一のn型Si単結 晶基板からなり、高さ約2400人で概ね円題形 状を有する。またカソード電極2の突起先端2a はその曲率半径が1000人以下で鋭角である。 絶緑層3は平面基板1の表面を熟酸化してつくら れる二酸化SiOz材料よりなる。すなわち、絶 緑層3はカソード電極2の材料であるSiと、 そ のSiをSiO2 絶縁性材料に変換する絶縁性不 純物成分である酸素 (O)を含む。 絶縁層3の膜

のn型Si単結晶基板よりなる平面基板1のカソード電極形成位置にシリコン塞化膜(Si,N・膜)よりなる拡散マスク6を形成する。 Si,N・順は熱CVD (Chemical Vapour Deposition) 法によって堆積され、3000人の膜厚である。 これをフォトエッチング法で加工し、 直径が約5000 Aの円錐台形状の拡散マスク6を形成する。 拡散マスク6はその壁面が平面基板1面に対して90度以下の順テーバ形状を有する(第2図(a))。なお、 拡散マスク6は円錐台形状以外の形状、 例えば角鍾台や精円舞台形状であってもよい。

つぎに第二工程では熟酸化法を利用し、 平面基板 1 の表面のうち、 拡散マスク 6 の存在しない領域には絶縁性不純物である酸素 (O) を熱拡 敗して S i O 。 絶縁層 3 を形成し、 拡散マスク 6 の存在する領域にはカソード電極 2 を形成する。 拡散マスク 6 は表面からの酸素の浸入を防止する。 放散マスク 6 は表面からの存在 しない領域では平面基板 1 の表面から垂直方向に酸化が進むが、 拡散マスク 6 の存在する領域では垂直方向へは酸化が進まない。

つぎに第三工程ではスパッタ法によって絶縁層3の表面にMoよりなるゲート電極層4 を形成する。ゲート電極層4 の限厚は絶縁層3や拡散マスクの表面で200人であった(第2図(c))。

つぎに第四工程ではカソード電極2に自己整合 したゲート電極関ロ4aを形成する。まず、拡散

最短距離が約27000Åであり、 このばらつきは 8インチョの平面基板1で±2%以内と非常に小さく良好であった。 このばらつきの程度は拡散マスク8の下部の横方向の酸化速度のばらつきを反映しており、 熱酸化時の基板温度を均一にすることでさらに小さくできる。

マスク 6 の 2 2 面 を 5 3 出させる ためにドライエッチ 分 法によって M o の 表 面 を 1 0 0 0 A だけ 部 分 除 去する。 この とき、 拡 散 マスク 6 5 4 よび 純 な で スク 6 5 4 よび 純 な で スク 6 5 4 よび 純 な で スク 6 5 4 よび が ら な で これを エッチング 除 去する。 これに よってカント 電 極 2 に 自 極 2 が が なれる。 これに よってカソード 電 極 2 に 自 極 4 が が れる。 これに 関 口 4 a を 所 口 6 を 去 ら が ート 電 極 閉 口 4 a の 所 口 直径 は 約 4 0 0 0 A で ある (第 2 図 (d))。

最後の第五工程では絶縁層3を閉口して、 カソード電極2を露出させる。 HFバッファ液はMoやSiは溶かさず、 SiO;は溶かすため、 これを用いてゲート電極関口4 α領域に露出した絶縁層3をエッチング除去し、 絶縁層阴口3 aを設けてカソード電極2を露出させる(第2図(e))。このような製造方法によって製造された電界電子放出素子は、カソード電極2とゲート電極4の

る S i O N 膜をエッチング除去することで拡散マスク 6 の 直径を小さくし、 ゲート 電極関口 4 a の関口径を小さくする方法が効果的である。

なお絶縁層3の材料としてSi0』を用いたが、本発明はこれに限定されるものでなく、たとえば窒素(N)を拡散した窒化シリコン(SiNェ)や酸化窒化シリコン(SiON)なども利用できる。 絶縁層の形成方法として熱酸化法を用いたが、本発明はこれに限らず、イオン注入法や隔極酸化法による絶縁性不純物成分の拡散法が適用できることは言うまでもない。

また絶縁層の材料にSIO。などの絶縁体を取り上げたが、本発明はこれに限るものではない。すなわち、例えば、平面基板1にp型SiPは品品に形成されるp-n接合空乏層を絶縁層としてもよい。このときカソード電極はp型Siであり、絶縁層はそれに絶縁性不純物成分として、例えばリン(P)を含む。p型Si単結晶基板の不純物温度が1×101。cm-nのとき、p-n接合空乏

層の逆パイアス降伏電圧は約300Vであって、このとき、電界電子放出素子の絶縁層として十分の耐圧を有する。 表面に設けた n型 S i 層をゲート電極として使用してもよい。 また、 S i O 2 膜との積層構造にして絶縁層を構成してもよい。

またゲート電極4の材料として、Moのほかに チタン(Ti)、クロム(Cr)、アルミニウム (Al)などの金属やシリサイド、半導体などが 利用できる。

また本実施例では平面基板1に n型Si単結晶基板を用いたが、これに限定されず、p型Si単結晶基板や、ゲルマニウム基板、ガリウム砒素基板などの半導体基板やA1基板などの金属基板などが適用できる。

< 実施例2>

本実施例では電界電子放出素子の製造に用いる拡散マスクとして、逆テーバ形状のものもしくは
庇形状のものを利用する製造方法について述べる。

第4図(a·)乃至(d)は逆テーバ形状を有す

は平面基板1の表面に対して概ね整直方向ではである。である。では極層4ヶを堆積さればし、が一ト電極器と逆デーが散でするの方法を用いまってながでするののではなりのではなりでは、なりではないができる。本実施のではないができる。本実施のではないができる。などである。本実施のではないができる。などではないが適用できる。などは、このではないが適用できる。

つぎに第四工程および第五工程ではカソード電極 2 に自己整合させてゲート 電極関ロ 4 a および 絶縁層関ロ 3 a を連続的に形成する。 平面基板 1 をHFバッファ液に浸漬し拡散マスク 6 とカソード電極 2 の近傍の絶縁層 3 を連続してエッチング除去しカソード電極 2 を露出させる。 このとき拡散マスク 6 の表面の M o もリフトオフ除去される (第4図 (d))。

る拡散マスクを利用した電界電子放出素子の製造 方法の各主要工程終了後における平面基板の概略 断面図である。

まず、第一工程では平面基板1の表面に逆テーパ形状の拡散マスク8を形成する。 拡散マスク8は平面基板1の表面に脱せる。 拡散マスク8は平面基板1の表面に脱せる。 拡散マスク8は平面基板1の表面に脱せる。 とった状に加工したもので、平面基板11のを活力を対したがある。 との値を対したが低いないがある。 との密着強度が低く、レジストとの密を着強をといいるのでは、シングを行うと、マッチングが早くは高いでのより。 とのが形成される(類4)。

つぎに第二工程では実施例1の第二工程と同様 にして絶録層3を形成する(第4図(b))。

つぎに第三工程では方向性粒子堆積法によって ゲート電極層4'を形成する。方向性粒子堆積法

本実施例による製造方法は方向性粒子堆积法の適用で拡散マスク6の壁面は露出しており、 実施例 1 の第三工程で行った M o の表面を部分除法 と せい で あり、 また拡散 で スク6と絶縁 層別 口 3 a を 同一手段で連続して形成できるという優れた特長を有する。

 性不純物の透過防止作用があり、第一SiOュ 膜 6aはSiュN4隔6bの応力緩和作用がある。

く 実施 例 3 > -

本実施例ではカソード電極をより高くし、 突起 先端をゲート電極により近づけた電界電子放出素 子とその製造方法について述べる。

第6図(a)乃至(e)は本実施例の電界電子 放出素子の製造方法の各主要工程終了後における 平面基板の概略断面図である。

まず第一工程では平面基板1の表面のカソード電極形成位置に拡散マスク6を形成し、平面基板1の拡散マスク6の下部に台座18を形成・一が設めて、一工程と同様である(第6図(a))。台座18に高さが3500人、上面の一辺が約500人

< 実施例 4 >

本実施例では絶縁性基板とその表面に設けられた導電性薄膜とからなる平面基板を利用した電界電子放出素子とその製造方法について述べる。

第8図は絶縁性基板をもつ電界電子放出索子の

の角懸台形状であり、 拡散マスク 6 をエッチングマスク として S i 単結晶基板の異方性エッチング法によって形成した(第 8 図(b))。 異方性エッチング法としてエチレンジアミン・ピロカテコール・水の混合エッチング液を用いる E P W 法を利用した。 このほかに K O H 法あるいは ドライング法などが適用できる。 異方性エッチング法で形成された台座 1 a は 平面基板 1 の表面に対して約 5 5 度の角度をなす(1 1 1 1)面の壁面を4 面有する。

つづく第二工程乃至第五工程は実施例2の第二 工程乃至第五工程と同様である(第6図(c)乃 至(e))。

第7図(a)および(b)は本実施例の電界電子放出素子の概略平面図およびD-D,線に沿った概略断面図である。 平面基板1の表面に形成されたカソード電極2は高さが約6000人、 断面の頂角(8)が約70度の概ね正四角錘形状を有し、 その鍾軸5は概ね正方形状を有するゲート電極間ロ4aの中心を過る。 平面部における絶縁層

概略断面図である。 この電界電子放出素子は透明 な石英基板1bとその表面に形成された導電性の n型多結晶Si薄膜lcからなる平面基板lと、 Si薄膜1cの表面に一体的に同材料で形成され たカソード電極2と、 Si薄瞑1cの表面に形成 されカソード電極2の近傍で開口されたSiO2 隠よりなる絶縁層3と、絶縁層3の表面に形成さ れカソード電極2の近傍で開口されたゲート電極 4から構成される。 S 1 薄膜 1 c は電子 濃度が約 1×10 '°cm'、比抵抗が約0. 03Ω·cm であり、 その腰厚はカソード電極2の存在しない 平坦部で約5000人である。カソード電極2は 高さが約2000人の概ね円錐形状で、 突起先端 2aの曲率半径は2000人以下である。 絶疑層 3は膜原が約5500人で、Si薄膜1cに絶縁 性不純物である酸素を熱拡散して形成したもので ある。ゲート電極4は膜厚1000人のMo薄膜 よりなり、 ゲート電極関口4aは直径約5500 人の円形でカソード電極2に自己整合的に形成さ れている。

この電界電子放出素子の製造方法は、平面基板
1 の準備工程と熟酸化条件を除き、実施例2で述べた製造方法と同様である。平面基板1の準備板
1 bの表面にn型のSi薄膜1cを形成し、平面基板1を準備する工程である。Si薄膜1cは板
ECVD法によって堆積された膜厚が8000人
のノンドーブ多結晶Si薄膜にリン(P)を熱拡
ひして低抵抗化したものである。また、第二工程
の外で水蒸気酸化である。多結晶Si薄膜は
単結晶Si基板に比べて酸化速度が速いため酸化
時間が網い

なおSi薄膜1cは配線にも利用できる。 この場合、 熟酸化工程の前にSi薄膜1cをエッチングし分離しておけば、 第二工程の絶縁層を形成する際に、 配線も絶縁層に覆われ配線の絶縁分離に都合がよい。 絶縁性基板に透明なものを用いると、平面基板1はSi薄膜1cやゲート電極4の存在しない領域は透明である。 したがって、 本実施例

本実施例の製造方法に实施例3を適用し、台座 を導電性薄膜に形成して、突起先端をゲート電極 により近づけることも容易である。

<実施例5>

本実施例ではカソード電極のおもに突起先端をシャープ化する電界電子放出索子の製造方法について述べる。 本実施例は前述した実施例1万至4の電界電子放出索子に適用されるのはもちろんであるが、これ以外の突起状カソード電極をもつ電界電子放出索子にも適用可能である。

第8図(a)乃至(c)は本実施例の第六工程 前後における平面基板の概略断面図である。 第六 工程は第五工程までに製造された電界電子放出まっ イシャーブ化する工程である。 第五工程終了後の カソード電極をドライエッチング技術によっ てシャーブ化する工程である。 第五工程終了をの カソード電極2は不純物の界面に沿った拡散など に起因して曲率半径が数1000Aと大き電界電 場合がある(第9図(a))。 このような電界電 子放出素子は閾値電圧が非常に大きく電気特性が の電界電子放出素子を利用して発光型表示装置を構成した場合、 平面基板 1 の方向より蛍光層の発光を認識できるので明るい表示装置が実現できる。本実施例では導電性溶膜としてSi海膜を、 絶縁層としてSiり。 膜を用いたが、 この組合せに限らず、 例えば第 1 表のような組合せのものが適用できる。

第1表

導電性薄	膜	艳緑眉
単結晶Si(c-Si)	S i O 2 叉は S i 3 N 4
多結晶Si(p-Si)	"
非晶質Si(a-Si)	"
アルミニウム	(A1)	A 1 2 O 3
タンタル (Te	()	T a 2 O 5

ここで、 A 1 20 3や T a 20 5は A 1 や T a に 隔極酸化法によって絶縁性不純物である酸素を拡散して形成してもよい。 また、 石英基板 1 b の他、製造方法に耐えられる平面性基板であれば種類は問わず利用できる。

良好ではない。 そこで突起先端2aの曲率半径を 小さくし電気特性を向上させるために、 第六工程 でカソード電極2にピーム状のエッチングガス7 を照射し、 おもにカソード電極2の側面をエッチ ング除去して突起先端2aをシャーブ化するので ある(第9図(b))。 カソード電極2がSi材 料のとき、エッチングガス7としてブラズマ状態 のフロン (CF4) を用い、 化学的にエッチング を行った。この他に加速粒子でスパッタする物理 的エッチングも有効である。 Si材料以外のもの であってもこれらの方法は有効である。 シャーブ 化された電界電子放出素子はカソード電極2の周 辺の平面基板 1 が決られ、 突起先端 2 a がゲート 電極4より1. 5倍ほど遠くなるものの、 その曲 率半径は500人以下となり、 カソード電極2の シャーブ化が実現できた(第9回(c))。

本実施例に従ってシャーブ化されたカソード電極を有する電界電子放出索子は閾値電圧がVgk= 5 5 V(Ik=1 μ A)であり、シャーブ化する 以前のものに比べ約30%閾値電圧が低下した。

<実施例6>

本実施例では電界電子放出索子を利用した多極電子装置について述べる。

第11図(a)および(b)は縦型三極装置の

グ材料によって 1 × 1 0 · T o r r 以下の真空度に維持されている。 それぞれの 電極から外部電子回路への取り出しは カソード 蝎子 1 d、 ゲート 端子 4 b、 およびアノード 蟷径 2 と ゲート 電径 4 との距離 (G-K間距離)が 2 5 0 0 A、 カソード電径 2 とアノード電径 9 との距離 (A-K間距離)が 5 0 μmである。 また真空暦 1 2 の大きさは殺 2 0 0 μm、 横 2 0 0 μm、 厚さ 5 0 μmである。

第12図(a)および(b)は模型三極装置の概略平面図およびHーH なに沿った機略断面図である。模型三極装置は電界電子放出素子とアノード電極9を平面基板1の表面に横に並べた構造であって、アノード電極9とゲート電極4が同層で形成される点が凝型三極装置と異なる。 そのほかの構造は第11図に示した構造と同様である。

前述した縦型三極装置の電圧・電流(V-I) 静特性を第13図に示す。これはカソード電極2 を接地し、アノード電圧をVak=200Vー定と した状態で、ゲート電圧Vakに対するゲート電流 抵略平面図およびG-G'線に沿った概略断面図 である。 三極装置はカソード電極、 ゲート電極、 およびアノード電極という3つの電極を真空中に 有した真空トランジスタであって、 各電極の電位 によって電子電流を制御する電子装置である。 縦 型三極装置はカソード電極2およびゲート電極4 からなる電界電子放出素子を有する平面基板1と アノード電極9を表面に有する対向基板10とを カソード電極2とアノード電極9が向かい合うよ うに挟持体11を介して配置し、 これらの中間に 真空層12を保持した構造である。 電界電子放出 素子は実施例3に基づいて製造し、 4個を並列に してゲート電極4を共用した。対向基板10は平 面ガラス基板であって、 その然態張係数が平面基 板1のそれに10%以内の誤差で一致するものと した。アノード電極9はW材料よりなる。 挟持体 11は対向基板10と同じ材質で、 電界電子放出 素子を囲んで形成し、 それぞれの基板とフリット ガラスを使用して接着し封止した。 真空層 12は 光加熱によって蒸発させたBaAlょゲッタリン

13 a (Igk) とアノード電流13 b (Iak) を 測定したグラフである。 I gkおよび I akは V gkに 対し指数関数的に増加しFNトンネル電流である ことを示す。 ここで注目すべきはVgkに関係なく 電流比(Iak/Igk)がほぼ一定で約30となる 点である。すなわち縦型三種装置は電流モードで 制御すると、 入力 (Igk) に対して出力 (Iak) が比例関係にあり、 電流増幅率α=30のリニア 電流増幅器となる。 第14図はこの殺型三種装置 を用いてリニア増幅器を構成した回路図である。 三極装置14のカソード電極2を接地し、アノー ド電極9にアノードパイアス電圧16(Vax)と 負荷抵抗15(Rı)を直列接続した構成である。 ゲート電極4にパイアス電流I:と微小信号電流 i; を重量させた入力電流17(I:+i:)を入 カすると、 負荷抵抗15の両端に①式で示される 出力電圧が現われる。 すなわち、

 $V_0 + v_0 = -\alpha \cdot R_1 \cdot (I_1 + i_1)$ $= -\alpha \cdot R_1 \cdot I_1 - \alpha \cdot R_1 \cdot i_1 \cdot \cdot \cdot \cdot \mathbf{D}$

である。 したがって ① 式より 微小信号 電流 i i が ーα・R ι 倍に増幅された出力 電圧 v o が得られ る。 このような特性は 微型 三種 装置でも 同様に得 られる。

また三極装置はゲート電圧のオン/オフによりアノード電流のスイッチング動作を行うことも可能である。 このような特性をもつ三極装置はオーディオのパワー増幅器やブラシレスモータの駆動回路などに使用される。

なお、 三極真空装置のアノード電極 9 の材料として銅(Cu)などの X 線を発生する材料を用い、電界電子放出素子から放出される電子で励起することによって、 このような三極装置から X 線発生装置をつくることができる。 この X 線発生装置は X 線源を数 1 0 μ m 以下と微細にできるため、 微小ビームの X 線源が実現できる。

< 実施例7 >

本実施例では電界電子放出素子を用いた発光型 表示装置について述べる。 発光型表示装置は電界

S 1 単結晶基板、カソード配線 2 b は平面基板 1 に形成された n 型 S 1 層よりなる。 またカソード電極 2 は交叉領域のカソード配線 2 b の表面に同じ n 型 S 1 層でつくられる。 カソード電極 2 に 絶 で 3 、 ゲート電極 関口 4 a などの 製造方法は 明 施 例 3 とほぼ同様である。 対向基板 1 0 は 透明な ガラス 基板で、アノード電極 8 は I T O などの 透明 専電層で構成されており、 蛍光層 1 8 の発光は これらを透過して対向基板 1 0 の方向より認識される。

この単純マトリクス型発光表示装置はカソード配線2b(またはゲート配線4c)をセグメント線とし、ゲート配線4c(カソード配線2b)をコモン線としたマルチブレックス駆動法によって動作される。このときp型Si単結晶基板の電位に対してn型Si層すなわちカソード配線2bの電位が負になることのないように駆動電圧・波形を設定することが重要である。

第16図はアクティブマトリクス型発光表示装置の部分的な概略斜視図、 第17図は本装置の部

電子放出素子群と蛍光層とからなる面素をマトリクス状に配列し、所望の表示パターンになるように選択された各画素において、蛍光層を電界電子放出素子からの電子で励起発光させパターン表示させるものである。

分的な概略回路図である。 これは薄膜トランジス タ (Thin Film Transistor: TFT)を各面素毎 に設け、選択された面素のゲート電極にTFTを 通して電圧を印加し表示動作を行うものである。 本装置は透明な平面基板1の表面に格子状に形成 されたTFTゲート線20およびTFTソース線 21と、これらの交点付近に形成されマトリクス 状に配列されたTFT19および電界電子放出索 子群と、真空層12を挟んで概ね平行に置かれた 対向基板10の表面に積層されたアノード電極9 および蛍光層18とを主な構成要素とする。 電界 電子放出素子群は実施例4と同様に製造したもの で、シリコン薄膜1cを共通のカソード配線とす る。TFTのドレイン端子はゲート電極4に、ゲ - ト端子はTFTゲート線20に、 そしてソース 端子はTFTソース線21にそれぞれ接続される。 TFTとして多結晶シリコンTFT、 非晶質シリ コンTFT、 あるいはCdSeTFTなどが利用 できる。本装置の駆動方法は以下のようである。 すなわち、各TFTソース線21にデータ電圧を

印加しておき、 週択するTFTゲート線 2 0 (住 を 譲)にTFTを o n する 選択電圧を印加すると、 それに沿ったTFTが o n 状態となり、 TFTのチャネルを通してデータ 電圧が各 画素の ゲート電 極 4 に印加される。 このデータ電子が各 電界電子 放 出 索子群より放出され 画素の表示がなるとにより 画の表示が行われる。

て、RGBの三色光液とすることも容易で状態の制御は、平面基板1に一体化してつられたをOG対象の制造をLの路もしくはTFT回路、あるいはCOG対象とによってハイブリッドに形成されたの個型というでといる。モノクブロットはカラー型はゼログラフィー方式光がのカラーとはカラーで表示などのカラーとのサンタのライン型光波として利用される。

[発明の効果]

本発明の電界電子放出素子およびその製造方法は以下に列記するような発明の効果を有する。

①カソード電極とゲート電極は自己整合して形成され、 しかも突起形状やサイズひいては電気特性の均一性がよい。

②ガラス基板、 半導体基板、 あるいは導電性基板 など多種類の基板が利用できるものであるため、 デバイスの自由度が大きい。

③絶縁層の品質が高く、 絶縁耐圧などの電気特性

軽量な携帯型テレビジョン、ラップトップコンピュータやパームトップコンピュータなどの携帯型性 現機器の端末表示装置、携帯用VTRの電子式ビューファインダ、投射型表示装置の映像光源などへの適用性に優れている。また、7セグメントのキャラクタ表示装置や特殊小型表示装置を構める。 して、英数字表示器、腕時計用時刻表示器、ゲーム機用表示装置に利用される。

< 実施例8 >

本実施例では電界電子放出素子を用いた光ブリンタヘッド装置について述べる。

第18図(a)および(b)は単色の光ブリンクへッド装置の概略平面図およびJ-J-線に沿った概略断面図である。 本装置は電界電子放出素子 は 蛍光層 よりなる 画素を一列に配列し、 それで かっト 電極 4 あるいは アノード 電極 9 ににかって する。 この 光ブリンタへ ッド装置 は 蛍光層 に こっ 種 類の 異なった 蛍光体材料を配列することによっ

に優れ、 電界電子放出業子で構成した高耐圧・パ ワー装置に信頼性が高い。

④半導体のVLSI技術に整合し適合した製造方法であるため、同一基板上に駆動回路などが同時に形成され、デバイスの複合化・高機能化が容易でインテリジェントデバイスの構成に適する。

4. 図面の簡単な説明

第1図(a) および(b) は実施例1を説明するためのもので、Si単結晶基板の熟酸化法によってつくられる電界電子放出素子の概略平面図およびA-A'線に沿った概略断面図である。

第2図(a)乃至(e)は第1図に示した電界電子放出素子の製造方法を説明するためのもので、各主要工程終了後における平面基板の概略断面図である。

第3図は従来のスピント型電界電子放出素子の 低略断面図である。

第4囚 (a) 乃至 (d) は逆テーパ形状を有する拡散マスクを利用した電界電子放出索子の製造

方法の各主要工程終了後における平面基板の概略断面図である。

第5図(a)および(b)は多層膜よりなる二種類の拡散マスクの概略断面図である。

第6図(a)乃至(e)はカソード電極をより高くした電界電子放出素子の製造方法の各主要工程終了後における平面基板の摂跡断面図である。

第7図(a)および(b)は実施例3の電界電子放出素子の概略平面図およびD-D'線に沿った概略断面図である。

第8図は絶縁性基板をもつ電界電子放出索子の概略断面図である。

第9図(a)乃至(c)は実施例5の第六工程 前後における平面基板の概略断面図である。

第10図はカソード電極の突起先端にBa薄膜を形成した電界電子放出索子の概略断面図である。 第11図(a)および(b)は縦型三極装置の概略平面図およびG-G、線に沿った概略断面図である。

第12図 (.a.) および (b.) は模型三極装置の

概略平面図および H - H ' 線に沿った機略断面図である。

第13回は縦型三極装置の電圧・電流 (V-I) 静特性を示すグラフである。

第14図は縦型三極装置を用いてリニア増幅器 を構成した回路図である。

第15回は単純マトリクス型発光表示装置の概 解斜視図である。


第16回はアクティブマトリクス型発光表示装置の部分的な概略斜視図である。

第17図は本装置の部分的な概略回路図である。 第18図(a)および(b)は単色の光ブリンタへッド装置の概略平面図およびJ~J'線に沿った概略断面図である。


1・・平面基板、1 a・・台座、1 b・・石英基板、1 c・・Si薄膜、1 d・・カソード端子、2・・カソード電極、2 a・・突起先端、2 b・・カソード配線、3・・絶縁層、3 a・・絶縁層間に、4・・ゲート電極間に、4 b・・ゲート端子、4 c・・ゲート配線、

以上


出願人 セイコーエブソン株式会社 代理人 弁理士 鈴木喜三郎 他1名




第 1 図 (a)





第 1 図 (b)







第 3 図











-130-





















第11図(b)









第14図




第15図




第16図



第17図





-134-